ポジティブエッジ型フリップフロップの例

下図に示す基本論理ゲートで構成された回路の動作について検討する．
この回路はクロック信号に同期するポジティブエッジ型フリップフロップとして動作する．


ポジティブエッジ型のフリップフロップの例

ゲート1(gate1)の動作 → ANDゲートの動作参照
- ck=0のとき，andゲートの一方への入力が1であるから，ゲートが開いた状態であり， (X_a, X_b)からの入力信号がそのままマスター・ラッチ(master latch)への入力となる．
- ck=1のとき，ゲートが閉じた状態であり，マスター・ラッチへの入力は (0, 0)である．
マスター・ラッチ(master latch)の動作
- 入力が(0, 1)あるいは(1, 0)のとき，入力と同じ信号を出力する
- 入力が(0, 0)のとき，直前の状態を保持する

フリップフロップの動作

クロック信号ck=0のとき
- ゲート1(gate 1)は開いていて，マスター・ラッチ(master latch)はフリップフロップ動作をする
- ゲート2(gate 2)は閉じていて，スレーブ・ラッチは保持状態[(0,1)または(1,0)]にある．
- したがって，(Y_a, Y_b)は変化しない

クロック信号ck=1のとき
- ゲート1は閉じていて，マスター・ラッチは保持状態になる．
  このとき，マスター・ラッチが保持しているのは，クロック信号が1になる直前の状態である．
- ゲート1は開いていて，スレーブ・ラッチはマスター・ラッチからの入力 (0,1)または(1,0)と同じ状態を出力する．
- したがって，クロックパルスが1になる直前(立上り時)の状態で出力(Y_a, Y_b)が決まる

ポジティブエッジ型SRフリップフロップの特性表
入力			出力
CK	S	R	Q'	P'
	0	0	Q	P
	0	1	0	1
	1	0	1	0
	1	1	Q	P
それ以外	＊	＊	Q	P
＊ : 0でも1でもよい．